Repository logo
Communities & CollectionsBrowse
A A A
ENPL
  • Log In
Repository logo
  1. Home
  2. Knowledge
  3. Patents
  4. Inventions
  5. Układ i sposób pomiaru czasu reinicjacji licznika przetwornika częstotliwość-kod

Publication details

Alternative title
System and method of measuring the reinitialization time of the frequency-code converter counter
Type
Patent
Subtype
Invention
Authors / Creators
Warda, Piotr  
Publisher
Urząd Patentowy Rzeczypospolitej Polskiej
Date
2023
Link to source
https://ewyszukiwarka.pue.uprp.gov.pl/search/pwp-details/P.446795

Abstracts and keywords

Abstract (PL)

Przedmiotem zgłoszenia jest układ i sposób pomiaru czasu reinicjacji licznika przetwornika częstotliwość-kod. Układ do pomiaru czasu reinicjacji licznika (LG) przetwornika częstotliwość-kod (f/N) zawierający w swojej strukturze: system mikroprocesorowy (mP), licznik (LG) z rejestrem stanu bieżącego (RG), układ wykrywania zbocza przebiegu (WZG) i interfejs (I) do wymiany danych z komputerem nadrzędnym (KN), zaś przetwornik częstotliwość-kod (f/N) wyposażony jest w zestaw elementów pomocniczych: licznik pomocniczy (LP), pomocniczy rejestr stanu bieżącego (RP) oraz pomocniczy układ wykrywania zbocza przebiegu (WZP), charakteryzuje się tym, że źródło przebiegu o zmiennym okresie (Tx) dołączone jest jednocześnie do głównego układu wykrywania zbocza (WZG) i pomocniczego układu wykrywania zbocza (WZP). Wyjście głównego układu wykrywania zbocza (WZG) dołączone jest do wejścia sterującego rejestru (RG) stanu bieżącego licznika głównego (LG). Wyjście głównego układu wykrywania zbocza (WZG) dołączone jest do wybranej linii komunikacyjnej systemu mikroprocesorowego (mP). Wyjście pomocniczego układu wykrywania zbocza (WZP) dołączone jest do wejścia sterującego rejestru pomocniczego (RP) stanu bieżącego licznika pomocniczego (LP) oraz wyjście pomocniczego układu wykrywania zbocza (WZP) dołączone jest do wybranej linii komunikacyjnej systemu mikroprocesorowego (mP). Na wejście zegarowe licznika głównego (LG) dołączony jest główny sygnał zegarowy (fclk1) tudzież na wejście zegarowe licznika pomocniczego (LP) dołączony jest pomocniczy sygnał zegarowy (fclk2). Wyjście danych licznika głównego (LG) podłączone jest do wejścia danych rejestru głównego (RG). Wyjście danych rejestru głównego (RG) dołączone jest do wybranego wejścia danych systemu mikroprocesorowego (mP), tudzież licznik główny (LG) podłączony jest z systemem mikroprocesorowym (mP) linią konfiguracyjną (K). Wyjście danych licznika pomocniczego (LP) podłączone jest do wejścia danych rejestru pomocniczego (RP). Wyjście danych rejestru pomocniczego (RP) dołączone jest do wybranego wejścia danych systemu mikroprocesorowego (mP), tudzież do systemu mikroprocesorowego (mP) dołączono linią komunikacyjną interfejs komunikacyjny (I) podłączony linią komunikacyjną z systemem pomiarowym komputera nadrzędnego (KN).

Additional information

Application date
2023-11-22
WUP publication date
2024-11-18
Exclusive right number
Pat.246023
Warda, P. (2023). Układ i sposób pomiaru czasu reinicjacji licznika przetwornika częstotliwość-kod. https://hdl.handle.net/20.500.14629/17825
Loading...
Thumbnail Image
Files
miniaturka.jpg
Download
JPG178.77 KB
License
Accessibility issue?Request a WCAG-compliant file
Publication available in collections
Inventions
Scientific and Technical Information Centre of Lublin University of Technology
  • ul. Nadbystrzycka 36 C20-618 Lublin
  • Phone Icon+48 81 538 46 86
  • Emailoab@pollub.pl
Repository of Open Collections and Knowledge
About repository
Instructions for depositing
Regulations
Privacy policy
Accessibility statement
DSpace Software
Human Resources Strategy for Researchers (HRS4R) at Lublin University of Technology
Powered by Dspace 10
Copyright Politechnika Lubelska © 2026